

STEREOMETRIC LED DISPLAY

Michal Kováč

Bachelor Degree Programme (3), FEEC BUT

E-mail: xkovac31@stud.feec.vutbr.cz

Supervised by: Marek Bohrn

E-mail: bohrn@phd.feec.vutbr.cz

Abstract: This paper deals with the design of stereometric display made of the grid of RGB LED arranged to the matrix with the dimension of 8x8x8 and the options of diodes' arrangement according to minimization of number of pins. The device is controlled by FPGA on the development board Spartan-3 Starter Kit. The information about displayed effects and signs is transmitted into the circuit by the USB. The display is created, apart from Spartan-3, by two connected boards. The first board presents the stereometric display itself with essentials components and the second one provides communication with the computer through USB interface.

Keywords: 3D display, RGB LED, FPGA, USB interface

1. ÚVOD

Priestorový displej postavený z LED je možné si predstaviť ako priehľadný priestorový objekt, ktorý je tvorený sieťou diód. Tvary displejov sa môžu líšiť, ale vo väčšine prípadov sa jedná o kocky. Konštrukcia takého displeja poskytuje relatívne jednoduchý spôsob, ako zobrazíť priestorové obrazce a tým vytvoriť zaujímavé efekty.

Práve popis návrhu priestorového zobrazovača je cieľom tejto práce. Bude tvorený sieťou 8x8x8 RGB LED. Na ovládanie bude slúžiť obvod FPGA, ktorý bude zobrazovať dáta prenášané z PC pomocou rozhrania USB.


2. PRIESTOROVÝ LED ZOBRAZOVAČ

Navrhnutý priestorový LED zobrazovač bude tvorený dvomi komponentmi pripájanými k riadiacemu obvodu – vývojovej doske osadenej FPGA obvodom Spartan-3 [1]. Prvým pripojeným komponentom je DPS slúžiaca na komunikáciu pomocou USB. Týmto kanálom budú prenášané dáta o intenzite svitu konkrétnych diód, ktoré budú posielané z obslužného programu na pripojenom počítači. Druhým komponentom bude doska so samotným zobrazovačom – sieťou LED a ostatnými potrebnými časťami obvodu zobrazovača.

2.1. OBSLUŽNÝ FPGA OBVOD

Obslužný obvod priestorového LED zobrazovača bude popísaný v jazyku VHDL. Bude sa skladať zo štyroch blokov:

- Blok obstarávajúci komunikáciu s počítačom cez USB využívajúci signály privedené z integrovaného obvodu.
- Blok pre komunikáciu s RAM bude slúžiť na čítanie uložených dát blokom obsluhujúcim diódy, ako aj pre ukladanie dát získaných z USB bloku.
- Blok obsluhujúci diódy bude mať na starosti spracovanie dát z RAM bloku (údaje o intenzite, o rozsvietení/pohasnutí konkrétnej diódy a pod.), posielanie dát do jednotlivých posuvných registrov a multiplex panelov zobrazovača.
- Hlavný blok združujúci a obsluhujúci vyššie menované bloky.



Obrázok 1: Bloková schéma obslužného FPGA obvodu


2.2. KOMUNIKAČNÉ ROZHRAIE

Pre komunikáciu medzi PC a obvodom FPGA a naopak, bol zvolený integrovaný obvod FT2232H [2], ktorý poskytuje dva nezávislé kanály pre komunikáciu po zbernici USB 2.0 Hi-Speed (480 Mb/s). V uvažovanom zapojení sa bude jeden kanál využívať na UART komunikáciu a druhý kanál bude konfigurovateľný. Navrhnutie dosky s jedným konfigurovateľným kanálom umožní eventuálne otestovať iný druh komunikácie s obvodom FPGA v prípade, že rýchlosť komunikácie cez rozhranie UART nebude dostatočná.

V základnom režime budú prenášané iba znaky, ktoré majú byť zobrazené, spolu s informáciou o ich farbe. Ich samotná maticová reprezentácia bude následne čítaná z pamäti znakov. V rozšírenom režime budú pomocou USB prenášané kompletne maticové dáta o zobrazovaných efektoch.

2.3. ZOBRAZOVAČ


Keďže sa jedná o zobrazovač tvorený RGB diódami, stavba kocky je o poznanie komplikovanejšia. Bolo preto potrebné minimalizovať počet vodičov, ktoré budú napojené na riadiacu jednotku. Minimalizácia je uskutočnená pomocou správneho zapojenia siete. Smerom dolu z vrchného radu siete sú vyvedené tri vodiče pre každú z troch anód pre jeden vertikálny stĺpec diód. Týmto spôsobom je potrebné pre pripojenie anód $3 \times 64 = 192$ vodičov. Vodiče spájajúce jednotlivé anódy, budú slúžiť k spínaniu konkrétnej diódy a jej farby v paneli.



Obrázok 2: Ukážka zapojenia siete LED a vizualizácia zobrazovača

Ďalšia minimalizácia je realizovaná pomocou technológie časového multiplexu. Pre multiplex bude použitých 8 vodičov spájajúcich katódy diód v jednom horizontálnom paneli. Bude realizovaný pomocou tranzistorov MOSFET. Tie zopnú vždy jeden konkrétny panel na zem, čím ho spravia aktívny pre zobrazenie motívu. Frekvencia zmeny aktívneho panelu bude minimálne 30 kHz, čo bude zabezpečovať plynulosť animácií. Logiku spínania bude obstarávať samotný obslužný obvod v FPGA.

Na doske budú ďalej umiestnené posuvné registre fungujúce ako sériovo-paralelné prevodníky, ktoré budú slúžiť k ďalšej minimalizácii vodičov. Ich použitie mimo iné vyplýva z počtu vývodov, ktoré sú k dispozícii na dvoch rozširujúcich konektoroch vývojovej dosky. Bude použitý jednoduchý osembitový posuvný register 74HC595 [3]. Je potrebných osem registrov zapojených v kaskáde pre každú farbu. To dáva dokopy 24 posuvných registrov. Sériový vstup bude individuálny pre každú farbu a bude privedený na prvý posuvný register v kaskáde. Napájanie registrov, ktoré bude zároveň slúžiť pre napájanie diód, bude riešené externým zdrojom. Napájanie bude individuálne pre každú farbu diódy, pretože podľa katalogového listu použitej diódy, sú hodnoty potrebného napätia a prúdu rozdielne.



Obrázok 3: Principiálna schéma zobrazovača

3. ZÁVER

V súčasnosti je vytvorená predloha DPS pre USB komunikáciu, pripravujú sa pomôcky potrebné pre vytvorenie siete LED, vytvára sa doska zobrazovača, spracovávajú sa doposiaľ neriešené časti zobrazovača, akou je napríklad ochranná časť, zabráňujúca zničeniu siete diód, ktorá je prakticky neopraviteľná. Takto vytvorený a zostrojený priestorový RGB LED zobrazovač bude slúžiť pre demonštračné účely, kedy bude zobrazovať rôzne priestorové obrazce a užívateľom nadefinované efekty a nápisy.

REFERENCIE

- [1] Xilinx: *Spartan-3 Generation FPGA User Guide* [online]. 2011 [cit. 2013-03-01]. Dostupné na WWW: <http://www.xilinx.com/support/documentation/user_guides/ug331.pdf>.
- [2] FTDI Chip: *FT2232H Dual High Speed USB to multipurpose UART/FIFO IC* [online]. 2012 [cit. 2013-03-01]. Dostupné na WWW: <http://www.ftdichip.com/Support/Documents/DataSheets/ICs/DS_FT2232H.pdf>.
- [3] NXP: *74HC595* [online]. 2011 [cit. 2013-03-01]. Dostupné na WWW: <http://www.nxp.com/documents/data_sheet/74HC_HCT595.pdf>.