

DIGITAL AUDIO AMPLIFIER WITH UNIVERSAL INPUTS

Pavel Svadbík

Master Degree Programme (2), FEEC BUT

E-mail: xsvadb01@stud.feec.vutbr.cz

Supervised by: Tomáš Kratochvíl

E-mail: kratot@feec.vutbr.cz

Abstract: This paper deals with digital audio amplifier with universal inputs and its design. The paper describes block diagram of the digital audio amplifier and the other functional blocks. It contains also description of the construction and presentation of the measurement results. The conclusion summarizes the results that have been achieved for non-symmetric A/D input.

Keywords: Digital audio amplifier, switching amplifier, I2S, I2C, S/PDIF, PWM, digital audio

1. ÚVOD

Digitálními audio zesilovači bývají často nesprávně označovány analogové spínané zesilovače. Rozdíl mezi zesilovači spínanými a digitálními je především v přístupu ke zpracování signálu. Spínané zesilovače pracují pouze s analogovým signálem, který je patřičně upravován, modulován a zesílen pro dosažení výstupního signálu PWM (Pulse Width Modulation). Digitální zesilovače ovšem pracují výhradně s digitálním signálem. Veškeré zpracování včetně modulace probíhá na digitální úrovni bez jakéhokoliv zpětného D/A převodu. Mezi hlavní požadavky na audio zesilovač patří mimo jiné jeho univerzalita, díky které lze k zesilovači připojit jakýkoliv formát vstupního signálu. V současné době jsou nejpoužívanějšími formáty nesymetrický a symetrický analogový signál a digitální optický a koaxiální standard S/PDIF. Dále je hojně rozšířena možnost připojení zesilovače k PC přes rozhraní USB. Cílem práce je tedy návrh takového digitálního zesilovače, který bude vybaven všemi výše zmíněnými vstupy. Při návrhu je kladen důraz na příkon zesilovače, jeho klidový odběr a jednoduchost uživatelského rozhraní.

2. BLOKOVÉ SCHÉMA ZESILOVAČE


Blokové schéma navrženého zesilovače je uvedeno na Obrázku 1. Prvními bloky v signálovém řetězci jsou jednotlivé převodníky, které slouží pro převod vstupních audio formátů na digitální signály standardu I2S. Jádrem těchto převodníků jsou obvody od výrobce Texas Instruments (PCM2706, DIR9001, PCM1802 a PCM1804) doplněné potřebnými řídicími obvody. Jednotlivé převodníky jsou připojeny ke vstupní jednotce, která prostřednictvím sběrnice I2C komunikuje s blokem MCU (MicroController Unit).

Vstupní jednotka pak na základě přijatého datového rámce zajišťuje korektní aktivaci jednoho z převodníků. Jedná se o připojení napájecího napětí, generování potřebných řídicích či taktovacích signálů a příjem generovaných signálů standardu I2S. Tyto signály jsou spolu s hlavním taktovacím signálem ($256 \cdot f_{VZ}$) přivedeny do bloku digitálního výkonového zesilovače. Jádro tohoto bloku je tvořeno digitálním převodem STA326 [1], ve kterém probíhá veškeré digitální zpracování dat. Jedná se o dekódování signálů standardu I2S, digitální filtraci, vytváření audio efektů a třístavovou modulaci PWM, včetně výkonového zesílení signálu PWM. Tento výkonový signál je poté filtrován LC filtrem pro dosažení požadovaného analogového audio signálu pro buzení reproduktorů.


Veškeré ovládání zesilovače probíhá prostřednictvím bloku uživatelského rozhraní, které je tvořeno osmi kapacitními senzory řízenými obvodem MPR084 [2]. Vizuální zpětná vazba je pak reali-

zována LCD displejem a indikačními diodami LED. Řízení a konfiguraci všech bloků zesilovače zajišťuje blok MCU tvořený mikrokontrolérem ATmega32 [3] s dalšími doplňujícími obvody.

Pro napájení jednotlivých bloků slouží napájecí jednotka, která je dělena na část pro napájení obvodů v režimu Stand-By a pro napájení obvodů v běžném provozu zesilovače. Pro dosažení maximální účinnosti napájecí jednotky jsou použita kaskádní zapojení spínaných a lineárních stabilizátorů napětí.



Obrázek 1: Blokové schéma digitálního zesilovače s univerzálními vstupy.



Obrázek 2: Fotografie rozpracovaného prototypu zesilovače.

3. KONSTRUKCE ZESILOVAČE

Fotografie rozpracovaného prototypu zesilovače je uvedena na Obrázku 2.

Pro konstrukci prototypu zesilovače byla použita přístrojová skříňka CP-15-35, jejíž čelní panel je tvořen dvěma čírymi plexiskly, mezi kterými je vložena fólie s vytisknutými motivy tlačítek. Vnitřní plexisklo je opatřeno závitmi pro montáž DPS s kapacitními senzory, LCD displeje a DPS s indikačními diodami LED. Díky vnějšímu ochrannému plexisklu se čelní panel stává maximálně odolným vůči znečištění či poškození, což značně přispívá k prodloužení životnosti zesilovače. Zadní netransparentní panel je opatřen otvory pro montáž jednotlivých konektorů.

4. DOSAŽENÉ PARAMETRY

Na realizovaném prototypu zesilovače bylo provedeno orientační měření podle standardu AES [4]. Všechny níže uvedené parametry byly změřeny při buzení nesymetrickým analogovým signálem a zatížení zesilovače odporovou zátěží 8 Ω . Výsledky tohoto měření jsou uvedeny v Tabulce 1.

Parametr	Hodnota
Odstup signálu k šumu SNR	93 dB ($f = 1$ kHz)
Maximální vstupní napětí U_{IN} (0 dBFS)	1,46 V (5,50 dBu)
Maximální výstupní výkon P_{OUTmax}	30 W ($THD+N = 1$ %)
	58 W ($THD+N = 10$ %)
Harmonické zkreslení $THD+N$	0,15 % ($f = 1$ kHz, $P_{OUT} = 1$ W, $U_{IN} = -1$ dBFS)
	0,33 % ($f = 1$ kHz, $P_{OUT} = 20$ W, $U_{IN} = -1$ dBFS)
Spotřeba zesilovače bez buzení / v režimu Stand-By	2,3 W / 550 mW
Účinnost η	89 % ($P_{OUT} = 45$ W)

Tabulka 1: Změřené parametry zesilovače při buzení nesymetrickým analogovým signálem.

5. ZÁVĚR

Cílem této práce bylo navrhnout digitální zesilovač vybavený nejpoužívanějšími audio vstupy. V současné době se zařízení nachází v posledních fázích konstrukce. Vývoj jednotlivých bloků včetně vývoje firmware řídicího mikrokontroléru je zcela dokončen. První výsledky orientačního měření potvrzují vysokou účinnost a nízkou klidovou spotřebu, což bylo jedním z hlavních požadavků na toto zařízení. Z měření byla zjištěna zvýšená úroveň harmonického zkreslení $THD+N$, jehož příčina je pravděpodobně ve výstupním LC filtru zesilovače. Detailní rozbor vzniku tohoto zkreslení však bude prováděn spolu s měřením dalších parametrů a charakteristik zesilovače. Velikost tohoto zkreslení není však pro spotřební elektroniku nijak kritická.

PODĚKOVÁNÍ

Tento příspěvek vznikl za podpory interního grantu FEKT „Zpracování signálů v mobilních a bezdrátových komunikačních systémech (MOBYS)“, FEKT-S-11-12.

REFERENCE

- [1] STA326. *STMicroelectronics* [online]. 2012 [cit. 2012-02-10]. Dostupné z WWW: <http://www.st.com/internet/com/TECHNICAL_RESOURCES/TECHNICAL_LITERATURE/DATASHEET/CD00062804.pdf>.
- [2] MPR084. *Freescale Semiconductor* [online]. 2010 [cit. 2011-05-21]. Dostupné z WWW: <http://www.freescale.com/files/sensors/doc/data_sheet/MPR084.pdf>.
- [3] ATMEGA32. *Atmel Corporation* [online]. 2011 [cit. 2012-01-18]. Dostupné z WWW: <<http://www.atmel.com/Images/doc2503.pdf>>.
- [4] AES standard method – for digital audio engineering – Measurement of digital audio equipment. *Audio Engineering Society* [online]. 2004 [cit. 2012-02-19]. Dostupné z WWW: <http://www.ak.tu-berlin.de/fileadmin/a0135/Unterrichtsmaterial/KT-Labor_WS0809/1_ADDA/aes17.pdf>.