

# SIGMA-DELTA ANALOG-TO-DIGITAL CONVERTER USING SWITCHED CAPACITOR TECHNIQUE

**Jiří Forejtek**

Master Degree Programme(1), FEEC BUT  
E-mail: xforej01@stud.feec.vutbr.cz

Supervised by: Jiří Háze

E-mail: haze@feec.vutbr.cz

## ABSTRACT

The work deals with design of second order sigma-delta modulator using switched capacitor technique. Model of architecture second order sigma-delta modulator was designed in MATLAB SIMULINK. On the base of simulation results in MATLAB SIMULINK were designed important stages of modulator on tranzistors level. Fully differential switched capacitor integrator, comparator and one bit digital to analog convertor were designed. The basic parts were simulated in CADENCE.

## 1. ÚVOD


Analogově číslicové převodníky (ADC – Analog-to-Digital Convertor) typu  $\Sigma\Delta$  ( $\Sigma\Delta$  - Sigma-Delta) dosahují nejvyššího rozlišení ze všech typů ADC, nejčastěji 16-20 bitů. ADC  $\Sigma\Delta$  je složen ze dvou základních částí. Je to modulátor  $\Sigma\Delta$  a číslicový decimální filtr. Modulátor  $\Sigma\Delta$  slouží k tzv. tvarování šumu (angl. Noise Shaping). Číslicový decimální filtr je typu dolní propust. Z modulovaného signálu odstraňuje vysoké kmitočty, na kterých je přenášen šum. Tento proces se nazývá převzorkování (angl. Oversampling).

## 2. MODULÁTOR $\Sigma\Delta$ 2. ŘÁDU

Vlastnosti modulátoru určuje signálová přenosová funkce  $STF$  a šumová přenosová funkce  $NTF$ . Tyto funkce lze vyjádřit z diskrétního tvaru modulátoru  $\Sigma\Delta$ , který je zobrazen na obr. 1a). Póly  $NTF$  musí ležet uvnitř jednotkové kružnice, co nejdále od jejího středu [1]. Této podmínce vyhovují koeficienty  $c_1 = 0,5$  a  $c_2 = 0,2$ . Při návrhu koeficientů se musí zohlednit také maximální rozkmit signálu na výstupu integrátorů, tak aby nedocházelo k saturaci.

$$NTF = \frac{Y}{E} \Bigg|_{X=0} = \frac{(1 - z^{-1})^2}{1 - z^{-1}(2 - c_2) + z^{-2}(1 + c_1c_2 - c_2)} \quad (1)$$


$$STF = \frac{Y}{X} \Bigg|_{E=0} = \frac{z^{-2}}{1 - z^{-1}(2 - c_2) + z^{-2}(1 + c_1c_2 - c_2)} \quad (2)$$



**Obrázek 1:** a) Diskrétní tvar modulátoru  $\Sigma\Delta$  2. řádu b) Reálný model modulátoru  $\Sigma\Delta$  2. řádu uvažující reálné vlastnosti součástek

Na obr. 1b) je zobrazen reálný model modulátoru  $\Sigma\Delta$  2. řádu, který byl simulován v prostředí MATLAB SIMULINK. Výsledkem simulací je graf spektrální hustoty výkonu  $PSD$  výstupního signálu  $Y$ , ze kterého se určí odstup signálu od šumu  $SNR$  a efektivní počet bitů  $ENOB$ . Na obr. 2 je zobrazen graf  $PSD$  pro ideální a reálný model modulátoru  $\Sigma\Delta$  2. řádu.

$$ENOB = \frac{SNR - 1,76dB}{6,02dB} \quad (3)$$




**Obrázek 2:** Graf  $PSD$  výstupního signálu  $Y$  modulátoru  $\Sigma\Delta$  2. řádu a) ideálního b) reálného

### 3. OBVODOVÉ ŘEŠENÍ MODULÁTORU

Modulátor je složen ze dvou integrátorů, komparátoru, který slouží jako 1-bitový ADC. Za komparátorem je zařazen klopný obvod D, který slouží k synchronizaci. Ve zpětné vazbě je jednobitový DAC (DAC Digital-to-Analog Converter), který přepína na svůj výstup dvě

úrovně referenčního napětí. Napětí z výstupu DAC je přiváděno na vstupy obou integrátorů, kde je odečteno od vstupního signálu, resp. výstupního signálu prvního integrátoru.

Integrátory jsou realizovány pomocí techniky SC (SC – Switched Capacitor). Koeficienty modulátoru  $c_1$  a  $c_2$  jsou dány poměrem vzorkovacího kapacitoru  $C_s$  a zpětnovazebního kapacitoru  $C_f$  integrátoru. Poměr dvou kapacitorů na čipu lze vyrobit s přesností až 0,01 %. Pro správnou činnost techniky SC je potřeba generátor nepřekrývajících se řídicích hodinových signálů. Pro potlačení injekce náboje spínačů MOS bylo použito plně diferenční zapojení integrátoru [2], které také potlačuje šum.



**Obrázek 3:** Schéma zapojení modulátoru  $\Sigma\Delta$  2. řádu

#### 4. ZÁVĚR

Navržený modulátor  $\Sigma\Delta$  2. řádu má  $SNR = 64,1$  dB a to odpovídá  $ENOB = 10,35$  bitů. Modulátor je navržen pro koeficient převzorkování  $K = 64$ . Základní vzorkovací kmitočet je 1,3 MHz, což umožní při  $K = 64$  zpracovávat signály o kmitočtech do 10,156 kHz. Vlastnosti navrženého modulátoru  $\Sigma\Delta$  jsou závislé převážně na parametrech použitého operačního zesilovače. Celková spotřeba navrženého modulátoru je 13,5 mW.

#### LITERATURA

- [1] BOURDOPOULOS, G. I., PNEVMATIKAKIS, A., ANASTASSOPOULOS, V., DELIYANNIS, T. L. *Delta-Sigma Modulators: Modeling, Design and Applications*. Imperial College Press, 2003, ISBN 1-86094-369
- [2] ALLEN, E. P., HOLBERG, D. R. *CMOS Analog Circuit Design*. Oxford University Press, 2002, ISBN 0-19-511644-5